第一部分 考试试题 第0章 绪论 什么叫半导体集成电路？ 1.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 2.按照器件类型分，半导体集成电路分为哪几类？ 3.按电路功能或信号类型分，半导体集成电路分为哪几类？ 4.什么是特征尺寸？它对集成电路工艺有何影响？ 5.名词解释：集成度、、、摩尔定律？ wafer size6.die size第
1章 集成电路的基本制造工艺
1.四层三结的结构的双极型晶体管中隐埋层的作用？
2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。 3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 简述硅栅阱的光刻步骤？ 4.CMOSp以阱工艺为基础的的有哪些不足？ pBiCMOSCMOS5.以阱工艺为基础的的有哪些优缺点？并请提出改进方法。 NBiCMOS6.CMOS7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。 请画出反相器的版图，并标注各层掺杂类型和输入输出端子。 8.CMOS第
2章 集成电路
中的晶体管及其寄生效应
1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。 2. 什么是集成双极晶体管的无源寄生效应？ 3. 什么是MOS晶体管的有源寄生效应？
4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法？
6.如何解决MOS器件的场区寄生MOSFET效应？ 7. 如何解决MOS器件中的寄生双极晶体管效应？
第3章 集成电路中的无源元件
1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？ 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为 5V,该电阻上的压降为设计此电阻。/c20W㎡,
电路4章TTL第 名词解释1.1
电压传输特性开门关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流 / 静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间 瞬时导通时间
2. 分析四管标准TTL与非门（稳态时）各管的工作状态？
3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。 4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。 5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。 6. 画出四管和六管单元与非门传输特性曲线。并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL与非门不能直接并联？
9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。
第5章MOS反相器 请给出晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即NMOS1. 各项在不同情况下是提高阈值还是降低阈值）。
2. 什么是器件的亚阈值特性，对器件有什么影响？ 晶体管的短沟道效应是指什么，其对晶体管有什么影响？ 3. MOS4. 请以PMOS晶体管为例解
释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。 5. 什么是沟道长度调制效应，对器件有什么影响？
6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？
I?V特性曲线，指出饱和区和非饱和区的工作条件及各自的电流方程请画出晶体管的7.DSD（忽略沟道长度调制效应和短沟道效应）。
8.给出E/R反相器的电路结构，分析其工作原理及传输特性，并计算VTC曲线上的临界电压值。
，，考虑下面的反相器设计问题：给定V K`=30uA/V=1V 9.=5VVT0NDD设计一个的电阻负载反相器电路，并确定满足条件时的晶体管的宽长比V=0.2VVOLOL和负载电阻的阻值。 R(W/L)L2，，，考虑一个电阻负载反相器电路：，。W/L=2R =200KV=0.8V10.ΩV=5V`=20uA/VKLT0NDD计算曲线上的临界电压值（、、、）及电路的噪声容限，并评价该直流VVVTCVVIHILOHOL反相器的设计质量。 设计一个的电阻负载反相器，增强型驱动晶体管， V=0.6V=5V V11.=1VVDDOLT0）求和VV1IH IL ）求噪声容限和V2VNMH
NML采用作为反相器的负载器件有哪些优点？ nMOS12.MOSFET增强型负载反相器有哪两种电路结构？简述其优缺点。 nMOS13.以饱和增强型负载反相器为例分析反相器的工作原理及传输特性。 14.E/E试比较将反相器的负载管改为耗尽型后，传输特性有哪些改善？ 15nMOS E /EnMOSFET耗尽型负载反相器相比于增强型负载反相器有哪些好处？ nMOS16.nMOS2
2
有一反相器，若，，，，求此反相器的=2VVK/KnMOS E /DV=2V=25V17=-2VDDNDNETDTE高、低输出逻辑电平是多少？ 什么是电路？简述反相器的工作原理及特点。 18.CMOSCMOS根据反相器的传输特性曲线计算和。 CMOSVV19. IHIL求解反相器的逻辑阈值，并说明它与哪些因素有关？ CMOS20. 为什么的尺寸通常比的尺寸大？ 21. NMOSPMOS．考虑一个具有如下参数的反相器电路： CMOS2222 K K=80uA/V =-0.7V =200uA/V V V=3.3V V=0.6V pDDTNTPN计算电路的噪声容限。 采用工艺的反相器，相关参数如下：V0.35um=3.3V 23. CMOSDD2： (W/L) =0.6V μC
=60uA/VNMOS=8 VNOXTNN2： (W/L)μC =25uA/V=12 PMOS=-0.7V V PpTPOX求电路的噪声容限及逻辑阈值。 ．设计一个反相器， CMOS242： C=60uA/VV=0.6V NMOSμOXTNN2： C=25uA/V=-0.7V PMOSμVOXTPP电源电压为，L=L3.3V=0.8um PN）求时的。 /WW1=1.4V VPNM）此反相器制作工艺允许、的值在标称值有正负的变化，假定其他参15%V2 VCMOSTPTN数仍为标称值，求的上下限。 VM．举例说明什么是有比反相器和无比反相器。 25．以反相器为例，说明什么是静态功耗和动态功耗。 CMOS26．在图中标注出上升时间、下降时间、导通延迟时间、截止延迟时间，给出延迟时间t27tfr的定义。若希望，求。 Wt=tt/WPpdfrN
Vint
Voutt
静态逻辑门 6第章CMOS3
组合逻辑门电路。⊕的画出 BF=A1. CMOS组合逻辑实现全加器电路。用 2. CMOS各逻辑门的驱动能力与标准反相计算图示或非门的驱动能力。为保证最坏工作条件下， 3.管的尺寸应如
半导体集成电路考试题目及参考答案解读
