计算机组成原理重点整理(白中英版)_考试必备
*微指令:直接表示法特点:
这种方法结构简单,并行性强,操作速度快,但就是微指令字太长,若微命令的总数为N个,则微指令字的操作控制字段就要有N位。另外,在N个微命令中,有许多就是互斥的,不允许并行操作,将它们安排在一条微指令中就是毫无意义的,只会使信息的利用率下降。
*编码表示法特点:可以避免互斥,使指令字大大缩短,但增加了译码电路,使微程序的执行速度减慢 * 编码注意几点:字段编码法中操作控制字段并非就是任意的,必须要遵循如下的原则: ①把互斥性的微命令分在同一段内,兼容性的微命令分在不同段内。这样不仅有助于提高信息的利用率,缩短微指令字长,而且有助于充分利用硬件所具有的并行性,加快执行的速度。
②应与数据通路结构相适应。
③每个小段中包含的信息位不能太多,否则将增加译码线路的复杂性与译码时间。
④一般每个小段还要留出一个状态,表示本字段不发出任何微命令。因此当某字段的长度为三位时,最多只能表示七个互斥的微命令,通常用000表示不操作。 *水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强,效率高,灵活性强,垂直型微指令则较差。 (2)水平型微指令执行一条指令的时间短,垂直型微指令执行时间长。
(3)由水平型微指令解释指令的微程序,有微指令字较长而微程序短的特点。垂直型微指令则相反。 (4)水平型微指令用户难以掌握,而垂直型微指令与指令比较相似,相对来说,比较容易掌握。
计算机组成原理重点整理(白中英版)_考试必备
*微地址寄存器有6位(μA5-μA0),当需要修改其内容时,可通过某一位触发器的强置端S将其置“1”。现有三种情况: (1)执行“取指”微指令后,微程序按IR的OP字段(IR3-IR0)进行16路分支; (2)执行条件转移指令微程序时,按进位标志C的状态进行2路分支; (3)执行控制台指令微程序时,按IR4,IR5的状态进行4路分支。 请按多路转移方法设计微地址转移逻辑。
答:按所给设计条件,微程序有三种判别测试,分别为P1,P2,P3。 由于修改μA5-μA0内容具有很大灵活性,现分配如下: (1)用P1与IR3-IR0修改μA3-μA0; (2)用P2与C修改μA0;
(3)用P3与IR5,IR4修改μA5,μA4。
另外还要考虑时间因素T4(假设CPU周期最后一个节拍脉冲),故转移逻辑表达式如下: μA5=P3·IR5·T4 μA4=P3·IR4·T4 μA3=P1·IR3·T4 μA2=P1·IR2·T4 μA1=P1·IR1·T4
μA0=P1·IR0·T4+P2·C·T4
由于从触发器强置端修改,故前5个表达式可用“与非”门实现,最后一个用“与或非”门实现。 *某机有8条微指令I1-I8,每条微指令所包含的微命令控制信号如下表所示。
a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位,请安排微指 令的控制字段格式。
解:经分析,(d, i, j)与(e, f, h)可分别组成两个小组或两个字段,然后进行译码,可得六个微命令信号,剩下的a, b, c, g四个微命令信号可进行直接控制,其整个控制字段组成如下:
* * * * * * * * a b c g 01d 01e 10 i 10 f 11 j 11 h
*流水线(IF Instruction Fetch取指 ID Instruction Decode指令译码 EX Execution执行 WB 结果写回)
计算机组成原理重点整理(白中英版)_考试必备
计算机组成原理重点整理(白中英版)_考试必备
*今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作, 今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。 请问:(1)流水线的操作周期应设计为多少？
(2)若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么第二条指令要推迟多少时间进行。 (3)如果在硬件设计上加以改进,至少需推迟多少时间？ 解:
(1)流水线的操作周期应按各步操作的最大时间来考虑,即流水线时钟周期性??max{?i}?100ns
(2)遇到数据相关时,就停顿第2条指令的执行,直到前面指令的结果已经产生,因此至少需要延迟2个时钟周期。 (3)如果在硬件设计上加以改进,如采用专用通路技术,就可使流水线不发生停顿。
五、总线总线定义:总线就是构成计算机系统的互联机构,就是多个系统功能部件之间进行数据传送的公共通路。借助于总线连接,计算机在各系统功能部件之间实现地址、数据与控制信息的交换,并在争用资源的基础上进行工作。
总线分类: 内部总线:CPU内部连接各寄存器及运算器部件之间的总线。 系统总线:CPU与计算机系统中其她高速功能部件相互连接的总线。 I/O总线:CPU与中低速I/O设备相互连接的总线。
总线特性: 物理特性:总线的物理连接方式(根数、插头、插座形状、引脚排列方式等)。 功能特性:每根线的功能。电气特性:每根线上信号的传递方向及有效电平范围。时间特性:规定了每根总线在什么时间有效。
总线带宽:总线带宽定义为总线本身所能达到的最高传输速率,它就是衡量总线性能的重要指标。 cpu 北桥 pci 南桥 isa 之间相互连通
计算机组成原理重点整理(白中英版)_考试必备
通过桥CPU总线、系统总线与高速总线彼此相连。桥实质上就是一种具有缓冲、转换、控制功能的逻辑电路。
多总线结构体现了高速、中速、低速设备连接到不同的总线上同时进行工作,以提高总线的效率与吞吐量,而且处理器结构的变化不影响高速总线。
整个总线分为:数据传送总线:由地址线、数据线、控制线组成。其结构与简单总线相似,但一般就是32条地址线,32或64条数据线。为了减少布线,64位数据的低32位数据线常常与地址线采用多路复用方式。仲裁总线:包括总线请求线与总线授权线。中断与同步总线:用于处理带优先级的中断操作,包括中断请求线与中断认可线。公用线:包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。
接口的典型功能:控制、缓冲、状态、转换、整理、程序中断。 总线的传输过程:串行传送:使用一条传输线,采用脉冲传送。主要优点就是只需要一条传输线,这一点对长距离传输显得特别重要,不管传送的数据量有多少,只需要一条传输线,成本比较低廉。缺点就就是速度慢。并行传送:每一数据位需要一条传输线,一般采用电位传送。分时传送:总线复用或就是共享总线的部件分时使用总线。
*总线的信息传送过程:请求总线、总线仲裁、寻址、信息传送、状态返回。
总线数据传送模式:读、写操作:读操作就是由从方到主方的数据传送;写操作就是由主方到从方的数据传送。块传送操作:只需给出块的起始地址,然后对固定块长度的数据一个接一个地读出或写入。对于CPU(主方)存储器(从方)而言的块传送,常称为猝发式传送,其块长一般固定为数据线宽度(存储器字长)的4倍。写后读、读修改写操作:这就是两种组合操作。只给出地址一次(表示同一地址),或进行先写后读操作,或进行先读后写操作。广播、广集操作:一般而言,数据传送只在一个主方与一个从方之间进行。但有的总线允许一个主方对多个从方进行写操作,这种操作称为广播。与广播相反的操作称为广集,它将选定的多个从方数据在总线上完成AND或OR操作,用以检测多个中断源。
菊花链方式优先级判决逻辑电路图
独立请求方式优先级判别逻辑电路图
计算机组成原理重点整理(白中英版)_考试必备
