SDH E1时隙可配帧格式及数据编码的设计与FPGA实现技术

SDH E1时隙可配帧格式及数据编码的 设计与FPGA实现

技术

池飞1,2,3,4,5,武建锋1,2,3,4,何在民1,2,3

【摘 要】摘要：SDH(synchronous digital hierarchy)光纤网络在国防、电力、通信和交通等行业存在广泛的应用,E1通道具有可靠性和稳定性高的特点,可采用E1通道实现整个SDH光纤网络的时间同步。在介绍E1帧格式及HDB3编码原理的基础上,同时兼顾SDH光纤网络数据传输核心业务,设计并实现了时隙可配的SDH E1帧格式,针对传统SDH E1帧格式占用时隙固定、灵活性差等不足,设计了E1可配置时隙的帧格式传输结构,基于FPGA(field programmable gate array)实现了时码信息在E1帧格式31时隙中任意一个时隙的HDB3编码发送,验证了E1可配时隙帧格式生成和HDB3编解码的可行性及正确性。该设计极大增强SDH光纤网络时间同步的灵活性,提高了用户使用的便捷性。 【期刊名称】时间频率学报 【年(卷),期】2018(041)004 【总页数】9

【关键词】SDH E1；可配时隙；数据编码；帧格式；现场可编程门阵列 【

文

献

来

源

】

https://www.zhangqiaokeyan.com/academic-journal-cn_journal-time-

frequency_thesis/0201270250177.html

接受日期:2018-06-21

基金项目：地理信息工程国家重点实验室资助项目(SKLGIE2016-M-1-3)；中国科学院“西部之光”人才培养计划西部青年学者B类基金资助项目(Y607YR8601)