计算机组成原理课程设计说明书
题 目： 设计一台嵌入式CISC模型计算机 院 （系）： 计算机科学与工程学院 专 业： 网络工程 学生姓名： 唐波 学 号： 1100380219 指导教师： 陈智勇
一、课设题目：
设计一台嵌入式CISC模型计算机（采用定长CPU周期、联合控制方式），并运行能完成一定功能的机器语言程序进行验证，实现方法可从以下4类中任选一个：
●连续输入5个有符号整数（8位二进制补码表示，用十六进制数输入），求最小的负数的绝对值并输出显示。
说明：①5个有符号数从外部输入；
②一定要使用符号标志位（比如说SF），并且要使用为负的时候转移（比如JS）或不为负的时候转移（比如JNS）指令。
二．CISC模型机系统总体设计
三．操作控制器的逻辑框图
指令寄存器IR
操作码 状态条件 … 地址转移 逻辑 微命令信号 … 微地址寄存器 地址译码 控制存储器 微命令寄存器 P字段 操作控制字段
说明：
在T4内形成微指令的微地址，并访问控制存储器，在T2的上边沿到来时，将读出的微指令打入微指令寄存器，即图中的微命令寄存器和微地址寄存器。
四．模型机的指令系统和所有指令的指令格式
由此可见，本模型机中的指令系统中共有8条基本指令，下表9列出了每条指令的格式、汇编符号和指令功能。
指令格式 指令助记符 15--12 11 10 9 8 7-----------0 功能 IN1 Rd 0101 ×× Rd ×××××××× (Rd)+1→Rd，锁存标志位 立即数→Rd MOV Rd,im CMP Rs,Rd INC Rd 0001 0011 ×× Rs Rd Rd im ×××××××× Rs,Rd比较， 0010 ×× Rd ×××××××× 输入设备→Rd 若大于，则addr→PC addr→PC (Rs)→输出设备 (Rs)→Rd JNS addr 0100 ×× ×× addr JMP addr OUT1 Rs MOV1 Rs,Rd NOT Rd
指令格式：
0110 1001 ×× Rs ×× ×× addr ×××××××× 1000 Rs Rd ×××××××× 0111 ×× Rd ×××××××× Data取反
（1）I/O指令（单字节） I说明：对Rs和Rd的规定： Rs或Rd 0 0 0 1 1 0 1 1
选定的寄存器 R0 R1 R2 R3 五．所有机器指令的微程序流程图
MOV 01 IR（I）→Rd 00 PC→ABUS（I） RD ROM IBUS→IR PC+1 00 P(1) INC 02 Rd→Y Y+1→Rd 锁存CF，ZF CMP 03 Rs→X Rd→Y 锁存CF，ZF JNS 04 IN1 05 SW→Rd 20 00 00 00 00 00 JMP O6 IR（A） →PC NOT MOV1 07 Rs→X -X→Rs 锁存CF，ZF Rs→X X→Rd 08 OUT1 09 Rs→LED 00 00 00 P(2) 00 10 CF=0且 ZF=0 CF=1或 ZF=1 11
ROM→BUS BUS→PC 00 00
设计操作控制器单元（即微程序控制器）
（1）设计微指令格式和微指令代码表
CISC模型机系统使用的微指令采用全水平型微指令，字长为25位，其中微命令字段为17位，P字段为2位，后继微地址为6位，其格式如下：
25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LOAD LDPC LDAR LDIR LDRi RD_B RS_B S2 S1 S0 ALU_B SW_B LED_B RD_D CS_D RAM_B CS_I ADDR_B P1 P2 后继微址
由微指令格式和微程序流程图编写的微指令代码表如下所示，在微指令的代码表中微命令字段从左边到右代表的微命令信号依次为：
LOAD LDPC LDAR LDIR LDRi RD_B RS_B S2 S1 S0 ALU_B SW_B LED_B RD_D CS_D RAM_B CS_I
ADDR_B 微地址 00 01 02 03 04 05 06 07 08 09 10 11 微命令字段 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 1 0 0 0 1 0 1 1 1 1 1 0 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 1 0 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 P1 P2 后继微地址 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 000010 000000 000001 000000 000011 000100 100000 000000 010010 010100 000000 000000
（2）设计地址转移逻辑电路
地址转移逻辑电路是根据微程序流程图3-2中的棱形框部分及多个分支微地址，利用微地址寄存器的异步置“1”端，实现微地址的多路转移。
由于微地址寄存器中的触发器异步置“1”端低电平有效，与μA4～μA0对应的异步置“1”控制信号SE5～SE1的逻辑表达式为：（μA5的异步置“1”端SE6实际未使用）
SE5= (ZF·CF)·P(2)·T4 SE4=I7·P(1)·T4 SE3=I6·P(1)·T4 SE2=I5·P(1)·T4 SE1=I4·P(1)·T4
六．嵌入式CISC模型计算机的顶层电路图
计算机组成原理课设65181
