4.2 数字频率计系统顶层设计
数字频率及系统顶层设计需要一个在工作时钟下，将系统模块输出的32位DOUT信号转化为8个4位信号，并且送入显示译码器HC4511中进行显示。
其程序设计如下：
--------------------------------------------------------------------- 信号转化模块：SELTIME.vhd
--------------------------------------------------------------------- LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SELTIME IS
PORT( CLK : IN STD_LOGIC;
（10）
DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
DAOUT: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); SEL : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END SELTIME;
ARCHITECTURE behav OF SELTIME IS SIGNAL SEC :
STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN
PROCESS(CLK) BEGIN
IF(CLK'EVENT AND CLK='1') THEN IF(SEC=\ELSE SEC<=SEC+1; END IF; END IF; END PROCESS;
PROCESS(SEC,DIN(31 DOWNTO 0)) BEGIN
CASE SEC IS
WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN OTHERS=>NULL; END CASE; END PROCESS;
（11）
在Quartus II 中对以上模块进行顶层仿真，并且在软件中建立.BDF文件，在文件中对各个模块进行整合连接。得到以下连接图：
（12）
五 总结
在此次课程设计中，我们做的是利用EDA技术设计数字频率器。在课程设计中我遇到了很多困难和问题，在此，我首先感谢帮助我完成此次课程设计的XX老师以及各位同学，是他们在我遇到困难和问题时对我提供了重要指导和帮助。本次实习让我们体味到设计电路、连接电路、调测电路过程中的乐与悲，苦与甜。
设计是我们将来必需的技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。在实习的过程中发现了以前学的数字电路的知识掌握的不牢。同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。制作过程是一个考验人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要一步一步来，不能急躁，因为是在电脑上调试，比较慢，又要求我们有一个比较正确的调试方法，像把频率调准等等。这又要我们要灵活处理，在不影响试验的前提下可以加快进度，合理的分配时间。在设计控制电路的时候，我们可以连接译码显示和计数电路，这样就加快了完成的进度。最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。
对我而言，知识上的收获重要，精神上的丰收更加可喜。让我知道了学无止境的道理。我们每一个人永远不能满足于现有的成就，人生就像在爬山，一座山峰的后面还有更高的山峰在等着你。挫折是一份财富，经历是一份拥有。这次课程设计必将成为我人生旅途上一个非常美好的回忆！
(13)
课程设计成绩评定表
项 目 比例 得 分 平时成绩（百分制记分） 成 绩 评 定 总评成绩（百分制记分） 30% 业务考核成绩（百分制记分） 70% 100% 评定等级 优 良 中 及格 不及格 指导教师（签名）： 20 年 月 日
(14)
使用VHDL语言进行的100MHZ数字频率计的设计
