高性能 FPGA 中的高速 SERDES 接口
引言
串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统 的带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或 SERDES （串化器/ 解串器）所取代 。起初， SERDES 是独立的 ASSP 或 ASIC 器件。 在过去几年中已经看到有内置 SERDES
的 FPGA 器件系列。这些器件对替代
独立的 SERDES 器件很有吸引力。然而，这些基于 SERDES 的 FPGA 往往价 格昂贵，因为它们是高端（因而更昂贵） FPGA 器件系列的一部分。莱迪思半 导体公司在这一领域一直是先驱者，已经推出了两款低成本带有 SERDES 的 FPGA 器件系列，在 2007 年推出了 LatticeECP2M，最近又推出了 LatticeECP3 。ECP2M 和 ECP3 FPGA 为设计者提供了两全其美的产品：一种高性能、低成 本具有内置高性能 SERDES 的 FPGA。这些器件为设计人员提供一个低成本综 合平台，以满足他们设计下一代产品的需求。莱迪思还为客户提供了高性能具 有 SERDES 的 FPGA 器件系列 LatticeSC /M，芯片上拥有额外的 ASIC IP。 莱迪思的 SERDES 设计超过了各种常用协议规定的严格的抖动和驱动需 求。
LatticeECP2M 和 LatticeECP3 的低成本、高性能带有 SERDES 功能的
FPGA 系列为用户设计下一代系统提供了一个很好的平台。器件的一些亮点如 下：
低功耗：工作于 3.2Gbps 的速率时，每个通道功耗额定为 90mW 。针对芯片 至芯片和小型背板（不超过 40 英寸的 FR - 4 ），能可靠传输和恢复串行信号。 嵌入式物理编码子层块，支持流行的串行协议，如 1 吉比特以太网，10 吉比特 以太网（ XAUI ）、PCI Express 、Serial RapidIO SMPTE 。支持无线协议， 如 CPRI
、OBSAI 等，包括用于实现多跳的一个低延迟变化选择。灵活的
SERDES 模块 ：多个标准/协议可以混合于单个模块中。针对低成本器件系列， 它提供业界领先的结构和 IO 性能的高性能、低成本、低功耗 FPGA 。辅以业 界领先的软件，知识产权核和评估平台，能够实施完整的解决方案的设计。 SERDES 结构
SERDES 主要由物理介质相关（ PMD）子层、物理媒介附加（PMA） 子层和物理编码子层（ PCS ）所组成。PMD 是负责串行信号传输的电气块。 PMA 负责串化/解串化，PCS 负责数据流的编码/解码。在 PCS 的上面是上层功 能。针对 FPGA 的 SERDES ，PCS 提供了 ASIC 块和 FPGA 之间的接口边界。
图 1 串行协议栈的功能划分 tips:感谢大家的阅读，本文由我司收集整编。仅 供参阅！
高性能FPGA中的高速SERDES接口
