MT29F1G08ABAEAWP兼容性评估和测试

MT29F1G08ABAEAWP兼容性评估和稳定性测试

文件当前版本号：V1.2

本文档主要是评估MT29F1G08ABAEAWP[1]芯片和K9F1G08U0E芯片的兼容性，以及测试MT29F1G08ABAEAWP芯片的稳定性。

MT29F1G08ABAEAWP芯片直接代换K9F1G08U0E芯片必须满足以下代换原则：代换IC的功能、封装形式、引脚用途、引脚序号必须相同。

注[1]：型号为K9F1G08U0E的NAND Flash芯片简称为K型E版。型号为MT29F1G08ABAEAWP的NAND Flash芯片简称为MT型。

1. 硬件性能

表1 硬件性能对比

芯片型号 IC功能 封装 操作电压 可持续擦写次数 MT型 存储数据 48-TSOP(12*20) 3.3V ( 2.7V ~ 3.6V ) 10万次以上 K型E版 存储数据 48-TSOP(12*20) 3.3V ( 2.7V ~ 3.6V ) 10万~100万次 由表1可知两种芯片硬件性能方面一致，所以硬件电路部分可直接兼容。

2. 引脚介绍

表2 MT型芯片引脚简介

引脚名称 CLE ALE CE# RE# WR# WP# R/B Vcc Vss N.C IO0~IO7 DNU

两种芯片的引脚用途、序号、以及功能，大部分引脚都相同，只有个别引脚存在差异，如下所示。 相同点：

① 命令、地址、数据都通过8个I/O口传输。

引脚功能 命令锁存功能 地址锁存功能 芯片使能 读使能 写使能 写保护 就绪/忙输出信号 电源 地 不接 传输数据、命令、地址 未使用

② 写命令、地址、数据时，都需要将WE、CE信号同时拉低。 ③ 数据在WE信号的上升沿被NAND Flash锁存。

④ 命令锁存信号CLE和地址锁存信号ALE用来分辨、锁存命令或地址。 ⑤ 在CLE上升沿，命令被锁存。 ⑥ 在ALE上升沿，地址被锁存。 不同点：

通过对比两种芯片的引脚图，只有6个引脚的连接属性可能不同。 ① MT型芯片：P25、P48：Vss，P34、P39：Vcc，P38、P47：DNU。 ② K型E版芯片：P25、P48、P34、P39、P38、P47：N.C（不接）。

因为MT型芯片的数据手册中对这几个脚口是推荐连接，经过测试发现不连接这几个脚口芯片也可以正常运行，所以两种芯片的引脚兼容。

3. 芯片内部存储布局及存储操作特点 3.1 MT型：

一片NAND Flash 为一个设备(device)，如图1 MT型芯片物理结构图所示，其数据存储分层为： 1 设备(Device) = 2个平面（plane） 1个平面（plane）=512 块(Blocks) 1 块(Block) = 64 页(Pages)

1 块(Page) = 2112 字节(Bytes) = 数据块大小(2048Bytes) + OOB 块大小(64Bytes)

图1 MT型芯片物理结构图

MT型 NAND Flash 片内寻址采用28 位地址形式。由于地址只能在I/O[7:0]上传递，因此，必须采用移位的方式进行传递数据。从表3 的分段寻址表中可以看出，28 位地址从第0 位开始分四次通过I/O0－I/O7 进行传送，并进行片内寻址。具体含义如下：

CA0－CA11 位：表示页内地址（列地址）CA0~CA10，就是页内地址，地址范围是从0 到2047。如

果C11等于1，CA[10:6]必须为0，此时访问的地址为页的OOB区，OOB区为64byte。

PA0—PA5：为页地址（page address），表示一个块有64个页。

PB6—BA15：为块地址（page address），表示总共有1024个块。BA6 是平面选择位，Plane 0：BA[6] = 0 ，Plane 1：BA[6] = 1。

表3 MT型分段寻址表

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 1st Cycle 1nd Cycle 1rd Cycle 4th Cycle

CA0 CA8 PA0 BA8 CA1 CA9 PA1 BA9 CA2 CA10 PA2 BA10 CA3 CA11 PA3 BA11 CA4 *L PA4 BA12 CA5 *L PA5 BA13 CA6 *L BA6 BA14 CA7 *L BA7 BA15 3.2 K型E版：

一片NAND Flash 为一个设备(device)，如图2 K型E版芯片物理结构图所示，其数据存储分层为： 1 设备(Device) = 1024 块(Blocks) 1 块(Block) = 64 页(Pages)

1 块(Page) = 2112 字节(Bytes) = 数据块大小(2048Bytes) + OOB 块大小(64Bytes)

图2 K型E版芯片物理结构图

K型E版 NAND Flash 片内寻址采用28 位地址形式。由于地址只能在I/O[7:0]上传递，因此，必须采用移位的方式进行传递数据。从表2.1 的分段寻址表中可以看出，28 位地址从第0 位开始分四次通过I/O0－I/O7 进行传送，并进行片内寻址。具体含义如下：

0－11 位：表示页内地址（列地址）A0~A10，就是页内地址，地址范围是从0 到2047。这样从A0 到A11，一共就是12 位，可以表示的范围就是0~212，即0~4096 了。实际上，由于我们访问页内地址，可